- Today
- Total
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
- 재능이의 돈버는 일기
- StresslessLife
- K_JIN2SM
- 소소한 일상
- My Life Style & Memory a Box
- Blog's generation
- 공감 스토리
- 취객의 프로그래밍 연구실
- Love Me
- Dream Archive
- 세상에 발자취를 남기다 by kongmingu
- hanglesoul
- 카마의 IT 초행길
- 느리게.
- 미친듯이 즐겨보자..
- Joo studio
- Gonna be insane
- 악 다 날아갔어!! 갇대밋! 왓더...
- xopowo05
- 맑은공기희망운동
- 엔지니어 독립운동
- 혁준 블로그
- Simple in Complex with Simple
- 무의식이 의식을 지배한다
목록★─Multi Media/☆─2학년 2학기 (48)
드럼치는 프로그래머
◎ 실험 목적 ▶ 7 세그먼트 제어기와 스텝 모터 제어기의 동작을 VHDL로 기술하고, 시뮬레이션을 통해 동작을 검증한다. ◎ 이론 설명 ▶ 7 세그먼트 제어기 설계 ① 7 세그먼트 LED는 이름 그대로 7개의 조각으로 되어 있는 LED이다. 그 7개의 LED 조각은 우리에게 친숙한 10진 숫자를 표시해 줄 수 있는 형 태 및 위치를 갖고 있다. ② 각 세그먼트마다 A ~ F 까지의 이름이 붙여져 있다. 어떤 것은 소수점 H까지 있다. ③ 7 세그먼트 LED 중에서 특정한 LED만을 켜면 우리가 보기에 숫자가 표시되는 것이다. ④ BCD 코드에서는 9 이상의 숫자에 대한 표현은 없다는 점도 잊지 말길 바란다. ⑤ BCD 코드의 숫자를 7 세그먼트에 표현해 주기 위해서는 BCD 코드를 입력으로 받아 들 여..
◎ 실험 목적 ▶ 3비트 2진 카운터와 3비트 시프트 레지스터의 동작을 VHDL로 기술하고, 시뮬레이션을 통해 동작을 검증한다. ▶ 추가로 3비트 up-down 카운터의 동작을 VHDL로 기술하고, 시뮬레이션을 통해 동작을 검증한다. ◎ 실험 장비 ▶ Xilinx ISE ▶ ModelSIM ▶ Rov-Lab 트레이닝 키트 ◎ 실험 순서 ▶ 3비트 2진 카운터 ① 3비트 2진 카운터의 동작을 VHDL로 기술 ② TestBenchWaveform으로 시뮬레이션 ③ 트레이닝 키트로 동작 검증 [ pr_b = '0' : q = "111" ] [ clr_b = '0' : q = "000" ] [ clk'event and clk='0' : q = "000" ] [ clk'event and clk='1' : q = "..
◎ 실험 목적 ▶ 3비트 2진 카운터와 3비트 시프트 레지스터의 동작을 VHDL로 기술하고, 시뮬레이션을 통해 동작을 검증한다. ◎ 이론 설명 ▶ 3비트 2진 카운터 ① 카운터(Counter)란 들어오는 입력 신호(보통은 클록 신호)의 펄스의 개수를 해아려 그 값을 출력으로 나타내어 주는 회로를 일컫는다. ② 3비트 2진 카운터는 출력 값이 3비트의 2진 값으로 나타내어지는 카운터이다. ③ 카운터 회로에서는 출력 값을 계속 유지할 수 있어야 하기 때문에 저장 소자인 플립플롭 의 사용이 필수적이다. 따라서 카운터는 플립플롭으로 구성되어진다. ④ 카운터가 들어오는 클록 신호의 펄스 수에 따라 출력 값을 1씩 증가시켜 간다는 기능을 한다는 점만 상기하면, 그 설계는 그리 어렵지 않다. ⑤ 카운터는 자기가 나타..
◎ 실험 목적 ▶ D 플립플롭과 J K 플립플롭의 동작을 VHDL로 기술하고, 시뮬레이션을 통해 동작을 검증한다. ▶ 추가로 T 플립플롭의 동작을 VHDL로 기술하고, 시뮬레이션을 통해 동작을 검증한다. ◎ 실험 장비 ▶ Xilinx ISE ▶ ModelSIM ▶ Rov-Lab 트레이닝 키트 ◎ 실험 순서 ▶ D 플립플롭 ① D 플립플롭의 동작을 VHDL로 기술 ② TestBenchWaveform으로 시뮬레이션 ③ 트레이닝 키트로 동작 검증 [ pr_b = '0' : q = '1' ] [ clr_b = '0' : q = '0' ] [ pr_b = '0' clr_b = '0' : q = '1' ] [ clk'event and clk='1' d='1' : q='1' ] [ clk'event and clk='..
◎ 실험 목적 ▶ D F/F와 JK F/F의 동작을 VHDL로 기술하고, 시뮬레이션을 통해 동작을 검증한다. ◎ 이론 설명 ▶ D F/F ① 한 비트 정보를 저장할 때 유용하게 사용되는 것으로 디지털 순차 회로에서 가장 널리 쓰이는 소자 중 하나이다. ② D F/F의 구조는 데이터 입력(d)과 클록(clk)을 갖고 있고, 출력 신호로는 정출력(q)과 부 출력(q_b)이 있다. ③ 클록의 에지(edge)에 의해 동작되며, 그 에지에서 D가 출력에 래치되는 동작을 한다. 상 승 에지 혹은 하강 에지의 2가지 중 하나에서 동작한다. ④ 클리어 신호(clr_b)와 프리셋 신호(pr_b)의 비동기 입력 신호를 갖는 경우도 있다. 이 신 호들을 사용하면 입력 d와 clk에 관계없이 F/F의 출력 신호 q를 클리어(..
보호되어 있는 글입니다.
보호되어 있는 글입니다.
보호되어 있는 글입니다.